WEKO3
アイテム
Study of Design Methodology of ASIC and FPGA Considering Correlation between Process Variation and BTI-Induced Degradation
http://hdl.handle.net/10212/2260
http://hdl.handle.net/10212/22604e63e067-d24e-4ddc-8b75-015685f53e72
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
全文 (409.2 KB)
|
|
|
|
内容・審査結果の要旨 (310.8 KB)
|
|
| Item type | 学位論文 / Thesis or Dissertation(1) | |||||||||
|---|---|---|---|---|---|---|---|---|---|---|
| 公開日 | 2017-07-03 | |||||||||
| タイトル | ||||||||||
| タイトル | Study of Design Methodology of ASIC and FPGA Considering Correlation between Process Variation and BTI-Induced Degradation | |||||||||
| 言語 | en | |||||||||
| その他のタイトル | ||||||||||
| その他のタイトル | プロセスばらつきとBTIによる劣化を考慮したASIC及びFPGA設計手法に関する研究 | |||||||||
| 言語 | ja | |||||||||
| 作成者 |
籔内, 美智太郎
× 籔内, 美智太郎
|
|||||||||
| アクセス権 | ||||||||||
| アクセス権 | open access | |||||||||
| アクセス権URI | http://purl.org/coar/access_right/c_abf2 | |||||||||
| 主題 | ||||||||||
| 言語 | en | |||||||||
| 主題Scheme | Other | |||||||||
| 主題 | Reliability | |||||||||
| 主題 | ||||||||||
| 言語 | en | |||||||||
| 主題Scheme | Other | |||||||||
| 主題 | electronics | |||||||||
| 主題 | ||||||||||
| 言語 | en | |||||||||
| 主題Scheme | Other | |||||||||
| 主題 | bias temperature instability | |||||||||
| 主題 | ||||||||||
| 言語 | en | |||||||||
| 主題Scheme | Other | |||||||||
| 主題 | BTI | |||||||||
| 主題 | ||||||||||
| 言語 | en | |||||||||
| 主題Scheme | Other | |||||||||
| 主題 | process variation | |||||||||
| 主題 | ||||||||||
| 言語 | en | |||||||||
| 主題Scheme | Other | |||||||||
| 主題 | large scale integration | |||||||||
| 主題 | ||||||||||
| 言語 | en | |||||||||
| 主題Scheme | Other | |||||||||
| 主題 | LSI | |||||||||
| 主題 | ||||||||||
| 言語 | en | |||||||||
| 主題Scheme | Other | |||||||||
| 主題 | design | |||||||||
| 主題 | ||||||||||
| 言語 | en | |||||||||
| 主題Scheme | Other | |||||||||
| 主題 | reliability-aware design | |||||||||
| 主題 | ||||||||||
| 言語 | en | |||||||||
| 主題Scheme | Other | |||||||||
| 主題 | circuit | |||||||||
| 主題 | ||||||||||
| 言語 | en | |||||||||
| 主題Scheme | Other | |||||||||
| 主題 | simulation | |||||||||
| 主題 | ||||||||||
| 言語 | en | |||||||||
| 主題Scheme | Other | |||||||||
| 主題 | analysis | |||||||||
| 主題 | ||||||||||
| 言語 | en | |||||||||
| 主題Scheme | Other | |||||||||
| 主題 | degradation | |||||||||
| 主題 | ||||||||||
| 言語 | en | |||||||||
| 主題Scheme | Other | |||||||||
| 主題 | prediction | |||||||||
| 主題 | ||||||||||
| 言語 | en | |||||||||
| 主題Scheme | Other | |||||||||
| 主題 | BTI-aware netlist | |||||||||
| 主題 | ||||||||||
| 言語 | en | |||||||||
| 主題Scheme | Other | |||||||||
| 主題 | ASIC | |||||||||
| 主題 | ||||||||||
| 言語 | en | |||||||||
| 主題Scheme | Other | |||||||||
| 主題 | FPGA | |||||||||
| 主題 | ||||||||||
| 言語 | en | |||||||||
| 主題Scheme | Other | |||||||||
| 主題 | MOSFET | |||||||||
| 主題 | ||||||||||
| 言語 | en | |||||||||
| 主題Scheme | Other | |||||||||
| 主題 | Atomistic Trap-Based Model | |||||||||
| 主題 | ||||||||||
| 言語 | en | |||||||||
| 主題Scheme | Other | |||||||||
| 主題 | Reaction-Diffusion Model | |||||||||
| 内容記述 | ||||||||||
| 内容記述タイプ | Abstract | |||||||||
| 内容記述 | We widely use LSIs (Large Scale Integrations) for many industrial products such as computers, mobile devices, automobiles, and medical instruments. LSIs are infrastructures for our current advanced information society. Hundreds of millions of transistors are integrated within a single chip through advances in the scaling. The progress of the scaling improves the economic development. LSIs play important roles in our society. LSIs must be reliable products. Reliability issues of MOSFETs (Metal Oxide Semiconductor Field Effect Transistors), such as BTI (Bias Temperature Instability) and process variations become dominant at the highly-scaled process. BTI is one of the most significant aging-degradations on LSIs. Threshold voltages of transistors are shifted by BTI for the long-term period of use. They result in circuit delays and unstable performances because their effects are not negligible and avoidable. In this study, the design methodology considering the correlation between process variations and BTI-induced degradations is proposed. The design margins of LSIs are reduced without threatening their reliability. The frequencies of ROs (ring oscillators) on ASICs and FPGAs are measured to analyze the reliability issues. The frequencies are varied by the process variations according to locations on the test chips. They follow the Gaussian distribution. The groups of the highest, average and lowest frequencies are focused on. The aging-degradations of the three groups are measured on the accelerated test. The correlation between process variations and BTI-induced degradations are examined. The degradation at the highest frequency group is larger than one at the slowest frequency group. The appropriate design margins are defined according to this nature. | |||||||||
| 言語 | en | |||||||||
| 日付 | ||||||||||
| 日付 | 2015-03-25 | |||||||||
| 日付タイプ | Issued | |||||||||
| 言語 | ||||||||||
| 言語 | eng | |||||||||
| 資源タイプ | ||||||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_db06 | |||||||||
| 資源タイプ | doctoral thesis | |||||||||
| 出版タイプ | ||||||||||
| 出版タイプ | VoR | |||||||||
| 出版タイプResource | http://purl.org/coar/version/c_970fb48d4fbd8a85 | |||||||||
| 学位授与番号 | ||||||||||
| 学位授与番号 | 甲第742号 | |||||||||
| 学位名 | ||||||||||
| 言語 | ja | |||||||||
| 学位名 | 博士（工学） | |||||||||
| 学位授与年月日 | ||||||||||
| 学位授与年月日 | 2015-03-25 | |||||||||
| 学位授与機関 | ||||||||||
| 学位授与機関識別子Scheme | kakenhi | |||||||||
| 学位授与機関識別子 | 14303 | |||||||||
| 言語 | ja | |||||||||
| 学位授与機関名 | 京都工芸繊維大学 | |||||||||
