WEKO3
アイテム
並列プログラミングとメモリコンシステンシモデル
http://hdl.handle.net/10212/2617
http://hdl.handle.net/10212/261781f4adbc-8da1-4680-888f-7c2955bffd54
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
CIS_no42_p15-23.pdf (697.7 KB)
|
|
| Item type | 論文 / Article(1) | |||||||||
|---|---|---|---|---|---|---|---|---|---|---|
| 公開日 | 2024-05-27 | |||||||||
| タイトル | ||||||||||
| タイトル | 並列プログラミングとメモリコンシステンシモデル | |||||||||
| 言語 | ja | |||||||||
| 作成者 |
平田, 博章
× 平田, 博章
|
|||||||||
| アクセス権 | ||||||||||
| アクセス権 | open access | |||||||||
| アクセス権URI | http://purl.org/coar/access_right/c_abf2 | |||||||||
| 主題 | ||||||||||
| 言語 | ja | |||||||||
| 主題Scheme | Other | |||||||||
| 主題 | メモリコンシステンシモデル | |||||||||
| 主題 | ||||||||||
| 言語 | ja | |||||||||
| 主題Scheme | Other | |||||||||
| 主題 | イベントオーダリングモデル | |||||||||
| 主題 | ||||||||||
| 言語 | ja | |||||||||
| 主題Scheme | Other | |||||||||
| 主題 | 並列プログラミング | |||||||||
| 主題 | ||||||||||
| 言語 | ja | |||||||||
| 主題Scheme | Other | |||||||||
| 主題 | マルチスレッドプログラミング | |||||||||
| 主題 | ||||||||||
| 言語 | ja | |||||||||
| 主題Scheme | Other | |||||||||
| 主題 | 並列プログラム | |||||||||
| 主題 | ||||||||||
| 言語 | ja | |||||||||
| 主題Scheme | Other | |||||||||
| 主題 | マルチスレッドプログラム | |||||||||
| 主題 | ||||||||||
| 言語 | ja | |||||||||
| 主題Scheme | Other | |||||||||
| 主題 | 同期 | |||||||||
| 主題 | ||||||||||
| 言語 | ja | |||||||||
| 主題Scheme | Other | |||||||||
| 主題 | 排他制御 | |||||||||
| 主題 | ||||||||||
| 言語 | ja | |||||||||
| 主題Scheme | Other | |||||||||
| 主題 | 共有メモリ | |||||||||
| 主題 | ||||||||||
| 言語 | ja | |||||||||
| 主題Scheme | Other | |||||||||
| 主題 | マルチプロセッサ | |||||||||
| 主題 | ||||||||||
| 言語 | ja | |||||||||
| 主題Scheme | Other | |||||||||
| 主題 | マルチコア | |||||||||
| 主題 | ||||||||||
| 言語 | ja | |||||||||
| 主題Scheme | Other | |||||||||
| 主題 | ロック機構 | |||||||||
| 主題 | ||||||||||
| 言語 | ja | |||||||||
| 主題Scheme | Other | |||||||||
| 主題 | メモリアーキテクチャ | |||||||||
| 主題 | ||||||||||
| 言語 | ja | |||||||||
| 主題Scheme | Other | |||||||||
| 主題 | コンピュータアーキテクチャ | |||||||||
| 主題 | ||||||||||
| 言語 | ja | |||||||||
| 主題Scheme | Other | |||||||||
| 主題 | 並列処理 | |||||||||
| 主題 | ||||||||||
| 言語 | ja | |||||||||
| 主題Scheme | Other | |||||||||
| 主題 | マルチプロセッシング | |||||||||
| 主題 | ||||||||||
| 言語 | ja | |||||||||
| 主題Scheme | Other | |||||||||
| 主題 | スレッドレベル並列処理 | |||||||||
| 内容記述 | ||||||||||
| 内容記述タイプ | Abstract | |||||||||
| 内容記述 | 最近のマルチコアプロセッサを用いてその性能の高さの恩恵を得るためには、並列プログラムを書かければなりません。そして、性能を追求しながら正しく動作する並列プログラムを作成するためには、メモリがどのように構成されているのかを理解しておく必要があります。あるプロセッサコアでメモリに書き込んだ値が、他のプロセッサコアからいつどのような順序で読めるようになるか、という問題を扱うのがメモリコンシステンシモデルです。コンピュータアーキテクチャの分野で議論されることが多いトピックですが、本稿では、このメモリコンシステンシモデルについて、コンピュータの設計者の視点からではなく、並列プログラムを作成するプログラマの視点で解説します。 | |||||||||
| 言語 | ja | |||||||||
| 内容記述 | ||||||||||
| 内容記述タイプ | Other | |||||||||
| 内容記述 | 京都工芸繊維大学情報科学センター広報,No.42,2024.3,pp.15-23 | |||||||||
| 言語 | ja | |||||||||
| 出版者 | ||||||||||
| 出版者 | 京都工芸繊維大学情報科学センター | |||||||||
| 言語 | ja | |||||||||
| 日付 | ||||||||||
| 日付 | 2024-03 | |||||||||
| 日付タイプ | Issued | |||||||||
| 言語 | ||||||||||
| 言語 | jpn | |||||||||
| 資源タイプ | ||||||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_6501 | |||||||||
| 資源タイプ | article | |||||||||
| 収録物名 | ||||||||||
| 収録物名 | 京都工芸繊維大学情報科学センター広報誌 | |||||||||
| 言語 | ja | |||||||||
| 巻 | ||||||||||
| 巻 | 42 | |||||||||
| 開始ページ | ||||||||||
| 開始ページ | 15 | |||||||||
| 終了ページ | ||||||||||
| 終了ページ | 23 | |||||||||
